-- Función mayoría

-- Declaración de librerías
Library ieee;
Use ieee.std_logic_1164.ALL;

-- Declaración de la entidad
Entity Mayoria is
port (

a, b, c: in std_logic;
mayor: out std_logic);
end Mayoria;

-- Definición de la arquitectura
Architecture rtl of Mayoria is
Signal i1, i2, i3: std_logic;

begin

i1 <= a and b;
i2 <= b and c;
i3 <= a and c;
mayor <= i1 or i2 or i3;

end rtl;

WcN - Joan Oliver. Diseño de circuitos digitales con VHDL