señales de entrada/Salida

Los datos de entrada de un código VHDL (en la declaración de la entidad) pueden ser:

In: Significa que son datos de entrada al modelo

Out: Son datos de salida al modelo

Inout: Corresponde a datos de entrada y salida. El código que se genere es el responsable de controlar el sentido de la señal, de forma que en ningún caso pueda existir cortocircuito en señales (a nivel de síntesis significaría aumento de consumo y degradación prematura del circuito)

Buffer: Corresponde a una señal de salida de tipo con 'fuerza' superior al tipo out

El lenguaje no permite que una señal de tipo out pueda tener más de una asignación dentro del modelo. Caso de que sea necesario realizar dicha asignación existen tres posibilidades

- Reescribir el código con la correspondiente señal de tipo inout

No es conveniente, pues la señal no es de entrada/salida
Además, cualquier referencia posterior (en síntesis estructurada) implica mantener la señal como inout (a menos que se realice una reasignación interna)

- Reescribir el código con la correspondiente señal de tipo buffer

Es una solución mejor
Pero, como en el caso anterior, cualquier referencia posterior (en síntesis estructurada) implica mantener la señal como buffer

- Mantener el código con la señal tipo out, y realizar una reasignación interna en el propio modelo

Es la opción recomendada, en cuanto no tiene consecuencias posteriores