-- ...jugando con wait!

- Declaración de la entidad
Entity jW is
port (

a: in bit;
x, y, z: out bit);

end jW ;

-- Definición de la arquitectura
Architecture logica of jW is

begin

p1: process
begin

x <= not (a);
wait on a;

end process;

p2: process
begin

wait on a;
y <= not (a);

end process;

p3: process
begin

z <= not (a);
wait until a='1' for 10 ns;

end process;

end logica;


WcN - Joan Oliver. Diseño de circuitos digitales con VHDL