VHDL estructurado

• VHDL para la descripción estructurada
  • Se introduce el concepto de descripción estructurada y los pasos que se siguen en el diseño

• Ejemplo 1
  • Se presenta un ejemplo de una descripción estructurada

• Instrucción generate
  • En descripciones regulares y que replican un componente es útil usar la instrucción generate

• Ejemplo 2
  • Es un ejemplo usando la instrucción generate

Ejercicios

En este capítulo se recomienda :

- Analizar y estudiar los dos ejemplos de diseño estructurado mostrados, realizando su simulación y comprobando el resultado

- Para ello, y puesto que la generación de un patrón de test no es más que una réplica de un modelo estructurado, sería interesante crear los modelos de test para el full-adder y el sumador de 4 bits, simulando y comprobando el resultado final

Resolver los problemas: Prob_estructurado