Los lenguajes HDL y modelización en VHDL
HDL -> Hardware Description Language
Los lenguajes HDL:
Son adecuados para la modelación de circuitos digitales
Heredan características de los lenguajes de programación estándard y tienen propiedades propiasPermiten ...
El modelado de componentes
La simulación del comportamiento de los componentes
La síntesis automática de circuitos
La verificación formal
La documentación
Dos lenguajes principales
Verilog (1985) -> Estándard IEEE 1364-1995
VHDL (1982) -> VHSIC Hardware Description LanguageEstándard IEEE 1076: 1987 (1a revisión), 1993 (2a revisión)
Cuidado com ambas revisiones: ¡no son 100% compatibles!
Lenguajes HDL: Hardware versus software
Ambos lenguajes presentan las siguientes características comunes:
Permiten describir ‘funcionalidad’ basada en sentencias y datos
El código puede estructurarse en módulos (procedimientos)
Reutilización de código basada en bibliotecas
...pero,
El software se ejecuta en un procesador, mientras que el HDL genera un modelo (código) para la simulación y/o síntesis de hardware
El hardware requiere considerar la estructura, la concurrencia y el tiempo
A nivel de proceso
El software genera como resultado un lenguaje máquina que se ejecuta en un procesador. Es un lenguaje basado en instrucciones máquina
El HDL sintetiza hardware. Su código resulta al final en la síntesis de circuitos digitales: puertas, flip-flops, ...
Aunque el lenguaje VHDL puede admitir prácticamente todos los niveles de descripción lógica, su potencia reside en:
La descripción a alto nivel de sistemas
Facilita el desglose del sistema desde niveles abstractos a niveles concretos
Abarca desde la modelización y simulación a la síntesis ( ¡cuidado con ello, que no siempre es inmediata su observación y compresión!)
A niveles de sistema usualmente se trabaja en los dominios de las modelizaciones