Elementos estructurales del VHDL
El siguiente modelo VHDL presenta una primera descripción de un circuito realizada usando el lenguaje VHDL.
Consta de 3 partes diferenciadas: declaración de librerías, entidad y arquitectura.
A excepción de la librería, toda descripción completa de un modelo necesita de la entidad y la arquitectura
Recomendación: simular este ejemplo en Modelsim. ¿Seríamos capaces de crear el correspondiente código de test?
Librerías
Antetodo debe declararse el conjunto de librerías que se usa en la descripción del componente. Cada librería contiene especificación del tipo de señales, funciones de conversión, funciones de procesado, procedimientos, ...
Después de declarar la librería que se utiliza debe especificarse qué funciones/procedimientos se usan de la misma (cláusula use). Con la terminación .ALL se especifica el uso de la librería en global
También deben especificarse las librerías propias que se han creado a propósito para nuestro diseño
Entidad
Declara la colección de entradas/salidas
del componente
Es la ‘caja negra’ visible para el interconexionado
Puede contener la enumeración de elementos ‘genéricos’
La declaración de puertos de entrada/salida se especifica dentro de port map. Cuidado con su sintaxis... (véase el ejemplo)
Arquitectura
Corresponde al cuerpo del componente que se
describe. Contiene el código de la descripción
Contendrá la declaración de señales y las instrucciones
que describen el componente
La palabra clave Architecture introduce la arquitectura. En la declaración se especifica el nombre que se da a la arquitectura y de qué componente se está declarando.
Las señales que se usan en la arquitectura deben declararse (usando la palabra clave signal) previo la palabra clave begin.
El cuerpo de la descripción va acotado por las palabras clave begin y end
Para un componente pueden existir distintas arquitecturas. Cuando en una descripción estructurada se llama al componente, entonces debe declararse, también, qué arquitectura se utiliza del mismo