Modelo general de una descripción VHDL

El concepto secuencial

Cuando en el modelado de un circuito en VHDL se utiliza una descripción de tipo secuencial, se asocia que el orden de ejecución de las instrucciones se asemeja a las normas de ejecución de algoritmos realizados con lenguajes estándar

Las instrucciones se procesan a modo secuencial y no concurrente. Es decir, el orden de las instruciones tiene importancia

Para compatibilizar este hecho con la descripción de sistemas hardware (básicamente concurrentes) el conjunto de instrucciones deberá incluirse dentro de una instrucción process.

El process es una instrucción concurrente que se ejecuta al mismo tiempo que las demás instrucciones concurrentes y, por consiguiente, no importa el orden en el que se escribe dentro de la concurrencia.

Formato general de un modelo

La descripción de un modelo en VHDL sigue el siguiente orden:

Architecture Uno of SistemaDigital is
Declaración de partes concurrentes (señales, funciones, ...);
Begin

VHDL concurrente
Process PUno (Señales de activación del proceso)
Declaración de partes secuenciales (variables, ...);
Begin

VHDL secuencial;

End Process PUno;

VHDL concurrente;

End Uno;

El VHDL secuencial se escribe dentro del process y en él se utilizan instruciones secuenciales

Dentro del process se puede trabajar tanto con señales como con variables. Sin embargo, al ser las variables propias del process, éstas no pueden ser utilizadas fuera del mismo