Sintesis secuencial

• Modelo general de una descripción VHDL
  • Se introduce el concepto de secuencialidad

• Instrucciones secuenciales
  • Se repasan las principales instrucciones secuenciales

• Instrucciones secuenciales de depuración
  • Instrucciones Assert y Report

• La señal de reloj en circuitos secuenciales
  • Se presentan distintas construcciones típicas en la construcción de la señal de reloj

• ...jugando con Wait!
  • Revisión del uso de variables y señales

• ...trabajando con variables y señales
  • Revisión del uso de variables y señales

• Transacción y evento
  • Se revisa el concepto de ciclo de simulación

• Apéndice A
  • Atributos más utilizados trabajando con señales

Ejercicios

En este capítulo se recomienda :

- Repasar la sintaxis de construcción de las principales instrucciones secuenciales y de las instrucciones assert-report

- Se recomienda simular los modelos realizados de los programas-ejemplo diseñados, especialmente

· contador.vhd
· los dos codificadores

- Copiar los modelos de los programas-ejemplo en el simulador y comprobar su funcionamiento

- Simular y verificar el resultado del código de la página ...jugando con Wait!

Resolver los problemas: Prob_sec