VHDL en el diseño de máquinas de estado finito

En este capítulo se introducen las máquinas de estado finito (mef)

Las mef son utilizadas en multitud de modelos como base para el sincronismo en la secuenciación de las operaciones

• La máquina de estados finitos (mef)
  • Se introduce el circuito secuencial y se describen los autómatas de Mealy y de Moore

• Descripción VHDL de la mef descrita en proceso único
  • Corresponde a la primera descripción de mef

• Descripción VHDL de la mef descrita en doble proceso
  • Descripción clara para la descripción de mef en VHDL

• Mef y salidas registradas
  • Se discute las condiciones bajo las que las salidas son registradas

• Codificación de estados
  • Se personaliza la codificación de estados
    

Ejercicios

En este capítulo se recomienda :

- Repasar y comprobar la síntesis de mef mediante descripciones de proceso único, doble proceso y salidas registradas

- Comprobar los ejemplos realizados. ¡Estad atentos a la síntesis con salida registrada, a menudo no deseada!

- Encontrar un código de test simple para cada ejemplo

Resolver los problemas: Prob_mef