VHDL para síntesis

Se repasan un conjunto de consideraciones a tener presentes cuando se pasa del diseño para la simulación al diseño para la síntesis

Son, a menudo, detalles que pueden significar ahorros importantes de tiempo. Como se verá hay muchas consideraciones. No se trata de preocuparnos por ello, sólo de recordar que existen...

• Introducción
  • Se diserta sobre la necesidad de un VHDL para la síntesis como subconjunto del VHDL

• ...sobre los tipos de datos
  • Se realiza un repaso a los tipos de datos utilizados para la síntesis

• Modelado de lógica combinacional y secuencial
  • Se realizan consideraciones de diseño sobre el modelado de circuitos digitales

• Señales y variables en el diseño para síntesis
  • Se introducen un conjunto de normas a tener en consideración

• Simulación vs síntesis
  • Se presentan, mediante ejemplos, consideraciones a tener presentes

• ...acechando al glitch
  • Se diserta sobre el glitch, este 'pequeño detalle tan problemático'

Ejercicios

En este capítulo se recomienda :

- Analizar y estudiar todos los ejemplos presentados

- Introducir todos los ejemplos en el Modelsim y realizar las correspondientes simulaciones