Introducción a la simulación/síntesis mediante VHDL con modelsim

Introducción

Este curso pretende ser una introducción práctica al diseño de sistemas digitales mediante el uso de lenguaje de descripción del hardware a alto nivel. Por ello, es deseable que los distintos modelos digitales propuestos a lo largo de los ejercicios sean comprobados mediante alguna herramienta de modelado y simulación como puede ser Modelsim, que es bajo el que se van a presentar todos los ejercicios en este curso.

Modelsim es un producto soportado por Xilinx (que ofrece el producto bajo diferentes tipos de licencias)

Modelsim es un entorno de modelización y simulación que permite la verificación de los modelos de nuestros diseños generados con código HDL (VHDL y Verilog) ofreciendo cobertura en las etapas de generación/visor de código, simulación del código, editor de formas de onda, visor de la estructura del código, etc.

Instalación

Este primer capítulo se centra en el uso de Modelsim como herramienta de simulación de código VHDL. Para ello puede utilizarse cualquiera de las versiones que Xilinx ofrece de Modelsim. Una versión educativa se encuentra en Modelsim_5_XE. Su instalación requiere seguir los siguientes pasos:

- Bajar el fichero de instalación de Modelsim

- Desempaquetar el fichero .zip y ejecutar setup.exe

- Elegir la versión MXE Starter-Limited Version of MXE (Free)

- Instalado el entorno se debe rellenar la hoja lic_request.txt (puede encontrarse en el menú del popup de ejecución del Modelsim: inicio -> programas -> Modelsim XE 5.5e ->License request instructions) y enviarse por email a la dirección que recomiendan.

- Al cabo de uno o dos días se recibe (por email) la licencia que permite ejecutar la versión educativa del Modelsim.

Tutorial de inicio

Este apartado introduce los aspectos básicos del modelado y test del código basándose en el uso del Modelsim: Tutorial Modelsim